# 日本国特許庁 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年 3月 5日

出願番号

Application Number:

特願2001-060016

[ ST.10/C ]:

[JP2001-060016]


出,願、人

Applicant(s): 松下電器産業株式会社

2002年 2月19日

特許庁長官 Commissioner, Japan Patent Office





# 特2001-060016

【書類名】

特許願

【整理番号】

2923220011

·【提出日】

平成13年 3月 5日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 27/146

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地

松下電器産業株

式会社内

【氏名】

山口 琢己

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地

松下電器産業株

式会社内

【氏名】

菰渕 寛仁

【特許出願人】

【識別番号】

000005821

【氏名又は名称】

松下電器産業株式会社

【代理人】

【識別番号】

100077931

【弁理士】

【氏名又は名称】

前田 弘

【選任した代理人】

【識別番号】 100094134

【弁理士】

【氏名又は名称】 小山 廣毅

【選任した代理人】

【識別番号】

100110939

【弁理士】

【氏名又は名称】 竹内 宏

【選任した代理人】

【識別番号】 100110940

【弁理士】

【氏名又は名称】 嶋田 高久

【選任した代理人】

【識別番号】 100113262

【弁理士】

【氏名又は名称】 竹内 祐二

【選任した代理人】

【識別番号】 100115059

【弁理士】

【氏名又は名称】 今江 克実

【選任した代理人】

【識別番号】 100115510

【弁理士】

【氏名又は名称】 手島 勝

【選任した代理人】

【識別番号】 100115691

【弁理士】

【氏名又は名称】 藤田 篤史

【手数料の表示】

【予納台帳番号】 014409

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0006010

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】

固体撮像装置

【特許請求の範囲】

【請求項1】 半導体基板上に、各々入射光を光電変換するための光電変換 領域と、前記光電変換で得られた信号電荷を読み出すための読み出しトランジスタと、前記読み出された信号電荷を蓄えるための蓄積領域と、前記蓄積領域の電位がゲートに加わることで前記読み出された信号電荷を検出するための検出トランジスタと、前記蓄積領域の信号電荷をリセットするためのリセットトランジスタと、前記リセットトランジスタを介して前記蓄積領域へパルス電圧を供給するためのドレイン領域とを有する複数の増幅型単位画素を二次元状に配列した固体撮像装置において、

前記複数の増幅型単位画素のうちの第1の画素の読み出しトランジスタへの読み出しパルスと、前記第1の画素に対して列方向に隣接する第2の画素のリセットトランジスタへのリセットパルスとを共通のゲート線で供給するように構成され、

前記第2の画素のリセット時の前記第1の画素のドレイン領域のLOWレベル 電圧は、前記第1の画素の光電変換領域の電位深さよりも高いプラスの電圧に設 定され、かつ、

前記第1の画素のリセットトランジスタのゲートにLOWレベル電圧が与えられた場合の当該ゲート下のポテンシャルは、前記第1の画素のドレイン領域のLOWレベル電圧よりも高い電圧に設定されたことを特徴とする固体撮像装置。

【請求項2】 半導体基板上に、各々入射光を光電変換するための光電変換 領域と、前記光電変換で得られた信号電荷を読み出すための読み出しトランジス タと、前記読み出された信号電荷を蓄えるための蓄積領域と、前記蓄積領域の電 位がゲートに加わることで前記読み出された信号電荷を検出するための検出トラ ンジスタと、前記蓄積領域の信号電荷をリセットするためのリセットトランジス タと、前記リセットトランジスタを介して前記蓄積領域へパルス電圧を供給する ためのドレイン領域とを有する複数の増幅型単位画素を二次元状に配列した固体 撮像装置において、 前記複数の増幅型単位画素のうちの第1の画素の読み出しトランジスタへの読み出しパルスと、前記第1の画素に対して列方向に隣接する第2の画素のリセットトランジスタへのリセットパルスとを共通のゲート線で供給するように構成され、

前記第2の画素のリセット時の前記第1の画素のドレイン領域のLOWレベル 電圧は、前記第1の画素の光電変換領域の電位深さよりも低いプラスの電圧に設 定され、かつ、

前記第1の画素のリセットトランジスタのゲートにLOWレベル電圧が与えられた場合の当該ゲート下のポテンシャルは、前記第1の画素のドレイン領域のLOWレベル電圧よりも高い電圧に設定されたことを特徴とする固体撮像装置。

【請求項3】 半導体基板上に、各々入射光を光電変換するための光電変換 領域と、前記光電変換で得られた信号電荷を読み出すための読み出しトランジスタと、前記読み出された信号電荷を蓄えるための蓄積領域と、前記蓄積領域の電位がゲートに加わることで前記読み出された信号電荷を検出するための検出トランジスタと、前記蓄積領域の信号電荷をリセットするためのリセットトランジスタと、前記リセットトランジスタを介して前記蓄積領域へパルス電圧を供給するためのドレイン領域とを有する複数の増幅型単位画素を二次元状に配列した固体撮像装置において、

前記複数の増幅型単位画素のうちの第1の画素の読み出しトランジスタへの読み出しパルスと、前記第1の画素に対して列方向に隣接する第2の画素のリセットトランジスタへのリセットパルスとを共通のゲート線で供給するように構成され、かつ、

前記各画素の読み出しトランジスタのゲートに与えられるLOWレベル電圧は、当該画素のリセットトランジスタのゲートに与えられるLOWレベル電圧より も低い電位となるように設定されたことを特徴とする固体撮像装置。

【請求項4】 請求項1~3のいずれか1項に記載の固体撮像装置において

前記複数の増幅型単位画素のうちのある行を選択するための垂直シフトレジスタと、

前記垂直シフトレジスタのある段の出力を用いて前記第1の画素の読み出しパルスを、前記垂直シフトレジスタの次段の出力を用いて前記第2の画素のリセットパルスをそれぞれ生成し、かつ該生成した読み出しパルスとリセットパルスとの論理和を表す信号を前記共通のゲート線に与えるためのロジック回路とを更に備えたことを特徴とする固体撮像装置。

【請求項5】 請求項4記載の固体撮像装置において、

前記ロジック回路は、2つのAND回路と、該両AND回路の出力のワイヤードOR接続とにより構成され、

前記2つのAND回路の各々は、

キャパシタと、

前記キャパシタを充電するように前記キャパシタの一端に第1の信号を印加するためのスイッチと、

前記キャパシタの他端に第2の信号を印加するための手段と、

ゲートが前記キャパシタの一端に、ドレインが前記キャパシタの他端に、ソースが前記ワイヤードORの接続点にそれぞれ結合された逆流防止用トランジスタとを有することを特徴とする固体撮像装置。

【請求項6】 請求項1~3のいずれか1項に記載の固体撮像装置において

前記複数の増幅型単位画素のドレイン領域は1行毎に異なるドレイン線に、前記複数の増幅型単位画素の検出トランジスタは1列毎に異なる信号線にそれぞれ接続され、かつ、

前記ドレイン線と前記信号線とは、互いに異なる層でかつ交差するように配線 されたことを特徴とする固体撮像装置。

【請求項7】 請求項6記載の固体撮像装置において、

前記複数の増幅型単位画素のうちのある行を選択するための垂直シフトレジスタと、

前記垂直シフトレジスタのある段の出力を用いて前記第1の画素の読み出しパルスを、前記垂直シフトレジスタの次段の出力を用いて前記第2の画素のリセットパルスをそれぞれ生成し、かつ該生成した読み出しパルスとリセットパルスと

の論理和を表す信号を、対応する行の共通ゲート線に与えるための第1のロジック回路と、

前記垂直シフトレジスタの出力のうち前記読み出しパルスと同じ段の出力を用いて生成した電源パルスを、対応する行のドレイン線に与えるための第2のロジック回路とを更に備えたことを特徴とする固体撮像装置。

【請求項8】 請求項7記載の固体撮像装置において、

前記第1のロジック回路は、2つのAND回路と、該両AND回路の出力のワイヤードOR接続とにより構成され、

前記2つのAND回路の各々は、

キャパシタと、

前記キャパシタを充電するように前記キャパシタの一端に第1の信号を印加するためのスイッチと、

前記キャパシタの他端に第2の信号を印加するための手段と、

ゲートが前記キャパシタの一端に、ドレインが前記キャパシタの他端に、ソースが前記ワイヤードORの接続点にそれぞれ結合された逆流防止用トランジスタとを有することを特徴とする固体撮像装置。

【請求項9】 請求項6~8のいずれか1項に記載の固体撮像装置において

前記ゲート線と前記ドレイン線とは、同一の配線層で形成されていることを特徴とする固体撮像装置。

【請求項10】 請求項6~9のいずれか1項に記載の固体撮像装置において、

前記蓄積領域と前記検出トランジスタのゲートとを結ぶ配線は、第1層目の遮 光性金属からなることを特徴とする固体撮像装置。

【請求項11】 請求項6~10のいずれか1項に記載の固体撮像装置において、

前記蓄積領域と前記検出トランジスタのゲートとを結ぶ配線と、前記ドレイン 線とは、前記ゲート線より上層の第1層目金属からなり、かつ、

前記信号線は、前記第1層目金属より上層の第2層目金属からなることを特徴

とする固体撮像装置。

【請求項12】 請求項6~10のいずれか1項に記載の固体撮像装置において、

前記蓄積領域と前記検出トランジスタのゲートとを結ぶ配線と、前記信号線とは、前記ゲート線より上層の第1層目金属からなり、かつ、

前記ドレイン線は、前記第1層目金属より上層の第2層目金属からなることを 特徴とする固体撮像装置。

【請求項13】 請求項1~3のいずれか1項に記載の固体撮像装置において、

前記複数の増幅型単位画素のドレイン領域は全て、遮光膜を兼ねる単一のドレイン層に接続されたことを特徴とする固体撮像装置。

【請求項14】 請求項13記載の固体撮像装置において、

前記ドレイン層は、オプティカルブラック部のセル遮光膜をも兼ねることを特 徴とする固体撮像装置。

【請求項15】 請求項13又は14に記載の固体撮像装置において、

前記複数の増幅型単位画素の検出トランジスタは、1列毎に異なる信号線に接続され、

前記蓄積領域と前記検出トランジスタのゲートとを結ぶ配線と、前記信号線と は第1層目金属からなり、かつ、

前記ドレイン層は、前記第1層目金属より上層の第2層目金属からなることを 特徴とする固体撮像装置。

【請求項16】 半導体基板上に、各々入射光を光電変換するための光電変換領域と、前記光電変換で得られた信号電荷を読み出すための読み出しトランジスタと、前記読み出された信号電荷を蓄えるための蓄積領域と、前記蓄積領域の電位がゲートに加わることで前記読み出された信号電荷を検出するための検出トランジスタと、前記蓄積領域の信号電荷をリセットするためのリセットトランジスタと、前記リセットトランジスタを介して前記蓄積領域へパルス電圧を供給するためのドレイン領域とを有する複数の増幅型単位画素を二次元状に配列した固体撮像装置において、

前記複数の増幅型単位画素のドレイン領域は、1行毎に異なるドレイン線に接続され、かつ前記複数の増幅型単位画素のうちの第1の画素の読み出しトランジスタへの読み出しパルスと、前記第1の画素に対して列方向に隣接する第2の画素のリセットトランジスタへのリセットパルスとを共通のゲート線で供給するように構成され、

前記第2の画素のリセット時の前記第1の画素のドレイン領域の電圧はHIG Hレベル電圧に、前記第2の画素の読み出し時の前記第1の画素のドレイン領域 の電圧はゼロにそれぞれ設定され、かつ、

前記第1の画素のリセットトランジスタのゲートにLOWレベル電圧が与えられた場合の当該ゲート下のポテンシャルは、前記第1の画素の光電変換領域の電位深さよりも高いプラスの電圧に設定されたことを特徴とする固体撮像装置。

【請求項17】 請求項16記載の固体撮像装置において、

前記複数の増幅型単位画素のうちのある行を選択するための垂直シフトレジス タと、

前記垂直シフトレジスタのある段の出力を用いて前記第1の画素の読み出しパルスを、前記垂直シフトレジスタの次段の出力を用いて前記第2の画素のリセットパルスをそれぞれ生成し、かつ該生成した読み出しパルスとリセットパルスとの論理和を表す信号を、対応する行の共通ゲート線に与えるための第1のロジック回路と、

前記垂直シフトレジスタの出力のうち前記読み出しパルスと同じ段の出力を用いて生成した電源パルスを、対応する行のドレイン線に与えるための第2のロジック回路とを更に備えたことを特徴とする固体撮像装置。

【請求項18】 請求項16記載の固体撮像装置において、

前記複数の増幅型単位画素のうちのある行を選択するための垂直シフトレジス タと、

前記垂直シフトレジスタのある段の出力を用いて前記第1の画素の読み出しパルスを、前記垂直シフトレジスタの次段の出力を用いて前記第2の画素のリセットパルスをそれぞれ生成し、かつ該生成した読み出しパルスとリセットパルスとの論理和を表す信号を、対応する行の共通ゲート線に与えるための第1のロジッ

ク回路と、

前記垂直シフトレジスタの出力のうち前記読み出しパルスと同じ段の出力を用いて第1の電源パルスを、前記リセットパルスと同じ段の出力を用いて第2の電源パルスをそれぞれ生成し、かつ該生成した第1及び第2の電源パルスの論理和を表す信号を、対応する行のドレイン線に与えるための第2のロジック回路とを更に備えたことを特徴とする固体撮像装置。

【請求項19】 請求項18記載の固体撮像装置において、

前記第1及び第2のロジック回路は、それぞれ2つのAND回路と、該両AND回路の出力のワイヤードOR接続とにより構成され、

前記2つのAND回路の各々は、

キャパシタと、

前記キャパシタを充電するように前記キャパシタの一端に第1の信号を印加するためのスイッチと、

前記キャパシタの他端に第2の信号を印加するための手段と、

ゲートが前記キャパシタの一端に、ドレインが前記キャパシタの他端に、ソースが前記ワイヤードORの接続点にそれぞれ結合された逆流防止用トランジスタとを有することを特徴とする固体撮像装置。

【請求項20】 請求項16~19のいずれか1項に記載の固体撮像装置において、

前記複数の増幅型単位画素の検出トランジスタは、1列毎に異なる信号線に接続され、かつ、

前記ドレイン線と前記信号線とは、互いに異なる層で交差するように配線され たことを特徴とする固体撮像装置。

【請求項21】 半導体基板上に、各々入射光を光電変換するための光電変換領域と、前記光電変換で得られた信号電荷を読み出すための読み出しトランジスタと、前記読み出された信号電荷を蓄えるための蓄積領域と、前記蓄積領域の電位がゲートに加わることで前記読み出された信号電荷を検出するための検出トランジスタと、前記蓄積領域の信号電荷をリセットするためのリセットトランジスタと、前記リセットトランジスタを介して前記蓄積領域の信号電荷をリセット

する電圧を供給するためのドレイン領域とを有する複数の増幅型単位画素を二次 元状に配列した固体撮像装置において、

前記複数の増幅型単位画素のドレイン領域は全て、遮光膜を兼ねる単一のドレイン層に接続されたことを特徴とする固体撮像装置。

【請求項22】 請求項21記載の固体撮像装置において、

前記ドレイン層は、オプティカルブラック部のセル遮光膜をも兼ねることを特 徴とする固体撮像装置。

【請求項23】 請求項21又は22に記載の固体撮像装置において、

前記複数の増幅型単位画素の検出トランジスタは、1列毎に異なる信号線に接続され、

前記蓄積領域と前記検出トランジスタのゲートとを結ぶ配線と、前記信号線と は第1層目金属からなり、かつ、

前記ドレイン層は、前記第1層目金属より上層の第2層目金属からなることを 特徴とする固体撮像装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、デジタルカメラ等に使用されるMOS型の固体撮像装置に関するものである。

[0002]

【従来の技術】

図14は、MOSトランジスタで構成された従来の固体撮像装置の一例を示している。この固体撮像装置は、半導体基板上に、各々フォトダイオード(PD)1と、読み出しトランジスタ2と、フローティングディフュージョン(FD)部と、リセットトランジスタ3と、検出トランジスタ4と、アドレストランジスタ5とを有する複数の増幅型単位画素を二次元状に配列した感光領域14を備えた固体撮像装置であって、更に信号線6、ドレイン線7、読み出しゲート線8、リセットゲート線9、アドレスゲート線10、画素行を選択する垂直シフトレジスタ12、画素列を選択する水平シフトレジスタ13、両シフトレジスタ12,1

3に必要なパルスを供給するタイミング発生回路11などにより構成されている

[0003]

PD1で光電変換された信号電荷は、読み出しトランジスタ2によりFD部に読み出される。このFD部に読み出された電荷の量によりFD部の電位が決定され、検出トランジスタ4のゲート電圧が変化し、アドレストランジスタ5が選択されたことを条件として、信号線6に信号電圧が取り出される。

[0004]

【発明が解決しようとする課題】

図14の従来技術によれば、各単位画素が、縦方向の2配線(信号線6及びドレイン線7)と、横方向の3配線(読み出しゲート線8、リセットゲート線9及びアドレスゲート線10)と、4トランジスタ(読み出しトランジスタ2、リセットトランジスタ3、検出トランジスタ4及びアドレストランジスタ5)を有していた。しかしながら、画素の微細化が進んだ場合、各画素の開口率向上のためには配線数の削減が必須である。

[0005]

特開平10-93070号公報に開示された技術によれば、読み出しとリセットを兼ねたゲート線が採用される。ただし、ある画素(第1の画素)の読み出しパルスと、これに対して列方向に隣接する画素(第2の画素)のリセットパルスとが共通のゲート線で供給されるのであるから、第2の画素のリセットの際に第1の画素の読み出しトランジスタにパルスが与えられることとなり、第1の画素においてFD部からPDへの電荷の逆流が生じる。そこで、同公報に更に開示された技術では、読み出しトランジスタの閾値電圧をリセットトランジスタの閾値電圧より高くし、読み出しとリセットを兼ねたゲート線に3値パルスを与えることとしていた。

[0006]

本発明の目的は、固体撮像装置において 2 値パルスを用いながらパルス配線数 を削減し、以て開口率を向上させることにある。

[0007]

## 【課題を解決するための手段】

上記目的を達成するために、本発明の第1の固体撮像装置は、第1の画素の読み出しトランジスタへの読み出しパルスと、これに対して列方向に隣接する第2の画素のリセットトランジスタへのリセットパルスとを共通のゲート線で供給するように構成し、第2の画素のリセット時の第1の画素のドレイン領域(リセットトランジスタを介してFD部へパルス電圧を供給するための領域)のLOWレベル電圧を、第1の画素のPDの電位深さよりも高いプラスの電圧に設定し、かつ、第1の画素のリセットトランジスタのゲートにLOWレベル電圧が与えられた場合の当該ゲート下のポテンシャルを、前記第1の画素のドレイン領域のLOWレベル電圧よりも高い電圧に設定したものである。この構成により、第2の画素のリセットの際に第1の画素の読み出しトランジスタにパルスが与えられても、第1の画素におけるFD部からPDへの電荷の逆流が防止される。

#### [0008]

また、本発明の第2の固体撮像装置は、第1の画素の読み出しトランジスタへの読み出しパルスと、これに対して列方向に隣接する第2の画素のリセットトランジスタへのリセットパルスとを共通のゲート線で供給するように構成し、第2の画素のリセット時の第1の画素のドレイン領域(リセットトランジスタを介してFD部へパルス電圧を供給するための領域)のLOWレベル電圧を、第1の画素のPDの電位深さよりも低いプラスの電圧に設定し、かつ、第1の画素のリセットトランジスタのゲートにLOWレベル電圧が与えられた場合の当該ゲート下のポテンシャルを、前記第1の画素のドレイン領域のLOWレベル電圧よりも高い電圧に設定したものである。この構成により、第2の画素のリセットの際に第1の画素の読み出しトランジスタにパルスが与えられると、残像対策のためのいわゆる「呼び水効果」を発揮することができる。

#### [0009]

また、本発明の第3の固体撮像装置は、第1の画素の読み出しトランジスタへの読み出しパルスと、これに対して列方向に隣接する第2の画素のリセットトランジスタへのリセットパルスとを共通のゲート線で供給するように構成し、かつ、各画素の読み出しトランジスタのゲートに与えられるLOWレベル電圧を、当

該画素のリセットトランジスタのゲートに与えられるLOWレベル電圧よりも低い電位となるように設定したものである。この構成により、各画素の信号電荷を 検出すべき時以外における検出トランジスタのオフ状態を確保できる。

[0010]

また、本発明の第4の固体撮像装置は、複数の増幅型単位画素のドレイン領域 (リセットトランジスタを介してFD部へパルス電圧を供給するための領域) を 1 行毎に異なるドレイン線に接続することとし、第1の画素の読み出しトランジ スタへの読み出しパルスと、これに対して列方向に隣接する第2の画素のリセッ トトランジスタへのリセットパルスとを共通のゲート線で供給するように構成し 、第2の画素のリセット時の第1の画素のドレイン領域の電圧をHIGHレベル 電圧に、第2の画素の読み出し時の第1の画素のドレイン領域の電圧をゼロにそ れぞれ設定し、かつ、第1の画素のリセットトランジスタのゲートにLOWレベ ル電圧が与えられた場合の当該ゲート下のポテンシャルを第1の画素のPDの電 位深さよりも高いプラスの電圧に設定したものである。この構成により、第2の 画素のリセットの際に第1の画素の読み出しトランジスタにパルスが与えられて も、第1の画素におけるFD部からPDへの電荷の逆流が防止される。しかも、 第2の画素の読み出し時の第1の画素のドレイン領域の電圧がゼロであるので、 第1の画素における検出トランジスタのオフ状態を確保できる。更に、1行毎の ドレイン線を用いて選択的に電源パルスを供給することができるので、消費電力 が削減される。

[0011]

また、本発明の第5の固体撮像装置は、複数の増幅型単位画素のドレイン領域 (リセットトランジスタを介してFD部へパルス電圧を供給するための領域)の 全てを、遮光膜を兼ねる単一のドレイン層に接続したものである。この構成によ り、画素毎のドレイン線を削減できる。

[0012]

【発明の実施の形態】

以下、本発明の実施形態に係る固体撮像装置について説明する。

[0013]

図1は、本発明に係る固体撮像装置における増幅型単位画素の構成例を示している。図1において、1はフォトダイオード(PD)、2は読み出しトランジスタ、FDはフローティングディフュージョン部、3はリセットトランジスタ、4は検出トランジスタ、6は信号線、7はドレイン線(VDD)、15は増幅型単位画素、16は読み出しとリセットを兼ねたゲート線、17はFD部と検出トランジスタ4のゲートとを結ぶFD配線である。読み出しとリセットを兼ねたゲート線16は、Nを整数とするとき、第N行の画素の読み出しトランジスタ2のゲートと、第(N+1)行の画素のリセットトランジスタ3のゲートとに接続されている。検出トランジスタ4は、1列毎に異なる信号線6に接続されている。また、横方向のドレイン線7には1行毎に異なるVDD電源パルスが与えられるようになっている。

## [0014]

図1によれば、各単位画素15の構成は、縦方向の1配線(信号線6)と、横方向の2配線(ドレイン線7と、読み出しとリセットを兼ねたゲート線16)と、3トランジスタ(読み出しトランジスタ2、リセットトランジスタ3及び検出トランジスタ4)に削減される。

# [0015]

図2は、垂直シフトレジスタ12のMOS型の構成例を示している。Vin、T1及びT2は、タイミング発生回路11から与えられるタイミングパルスである。シフトレジスタの各段にキャパシタ18が設けられており、Sig1、Sig2及びSig3はシフトレジスタ各段の出力である。

#### [0016]

図3は、図1の増幅型単位画素15を駆動するための駆動回路の構成例を示している。図3において、20は垂直シフトレジスタ12のN段目、21は垂直シフトレジスタ12の(N+1)段目、22は電荷読み出しパルス発生回路、23はリセットパルス発生回路、24はOR回路、25はVDD横配線電源回路である。電荷読み出しパルス発生回路22は、垂直シフトレジスタ12のN段目出力SigNと従来の読み出しパルスとのAND信号を発生するための回路である。リセットパルス発生回路23は、垂直シフトレジスタ12の(N+1)段目出力

Sig(N+1)と従来のリセットパルスとのAND信号を発生するための回路である。OR回路24は、電荷読み出しパルス発生回路22の出力とリセットパルス発生回路23の出力とのOR信号をゲート線16へ供給するための回路である。VDD横配線電源回路25は、垂直シフトレジスタ12のN段目出力SigNと従来の電源パルスとのAND信号をドレイン線7へ供給するための回路である。

#### [0017]

図4は、図3の駆動回路の動作を説明するためのタイミングチャート図である。また、図5(a)~図5(g)は図3の駆動回路の動作を順次説明するための画素ポテンシャル図である。ここでも互いに隣接する2画素を第1及び第2の画素とするとき、第2の画素のリセット時の第1の画素のドレイン線7のLOWレベル電圧は、第1の画素のPD1の電位深さよりも高いプラスの電圧に設定される。また、第1の画素のリセットトランジスタ3のゲートにLOWレベル電圧が与えられた場合の当該ゲート下のポテンシャルは、ドレイン線7のLOWレベル電圧よりも高い電圧に設定される。したがって、第2の画素のリセットの際に第1の画素の読み出しトランジスタ2にパルスが与えられても、例えば図5(e)に示すように第1の画素におけるPD1の不要電荷が効率良く捨てられる結果、FD部からPD1への電荷の逆流が防止される。しかも、図5(c)以外の状況で第1の画素の検出トランジスタ4のオフ状態を確保できるように、同画素の読み出しトランジスタ4のオフ状態を確保できるように、同画素のリセットトランジスタ3のゲートに与えられるLOWレベル電圧は、同画素のリセットトランジスタ3のゲートに与えられるLOWレベル電圧は、同画素のリセットトランジスタ3のゲートに与えられるLOWレベル電圧は、同画素のように設定されている。

#### [0018]

この場合、PD1から読み出された信号電荷がFD部に蓄えられている期間と、このFD部の信号電荷をリセットする期間のうち少なくとも1回とは、ドレイン線7の電圧をHIGHレベル電圧に設定する必要がある。電子シャッタ機能の実現のためにPD1で得られた不要電荷を捨てる場合には、PD1から読み出された不要電荷がFD部に蓄えられている期間と、このFD部の不要電荷をリセットする期間とに、ドレイン線7の電圧をHIGHレベル電圧に設定すればよい。

ただし、PD1からFD部へ読み出された不要電荷を直ちにリセットする場合には、このリセット期間にドレイン線7の電圧をHIGHレベル電圧に設定すればよい。インターレース表示を実現するためには、列方向に互いに隣接する2画素の信号電荷を混合すべく、1水平ブランキング期間内に2行のドレイン線7の電圧をHIGHレベル電圧に設定できるように構成する。

## [0019]

なお、第2の画素のリセット時の第1の画素のドレイン線7のLOWレベル電圧を、第1の画素のPDiの電位深さよりも低いプラスの電圧に設定し、かつ、第1の画素のリセットトランジスタ3のゲートにLOWレベル電圧が与えられた場合の当該ゲート下のポテンシャルを、ドレイン線7のLOWレベル電圧よりも高い電圧に設定するようにしてもよい。これにより、第2の画素のリセットの際に第1の画素の読み出しトランジスタ2にパルスが与えられると、残像対策のためのいわゆる「呼び水効果」を発揮することができる。

# [0020]

図6は、図1の増幅型単位画素を駆動するための駆動回路の他の構成例を示している。図6において、30は第1の電源パルス発生回路、31は第2の電源パルス発生回路、32はVDD横配線電源OR回路である。第1の電源パルス発生回路30は、第1の期間において垂直シフトレジスタ12のN段目出力SigNと第1の電源パルスとのAND信号を発生するための回路である。第2の電源パルス発生回路31は、第1の期間に続く第2の期間において垂直シフトレジスタ12の(N+1)段目出力Sig(N+1)と第2の電源パルスとのAND信号を発生するための回路である。VDD横配線電源OR回路32は、第1の電源パルス発生回路30の出力と第2の電源パルス発生回路31の出力とのOR信号をドレイン線7へ供給するための回路である。ゲート線16を駆動するための回路構成は、図3の場合と同様である。

# [0021]

図7は、図6の駆動回路の動作を説明するためのタイミングチャート図である。ここで、ドレイン線7のLOWレベル電圧がPD1へ逆流しないようにするために、図7中のタイミングt3及びt6において、電荷読み出しパルス発生回路

22の出力とリセットパルス発生回路23の出力とのOR信号がLOWになった後にVDD電源パルスがLOWレベルになるようにしている。また、図8(a) ~図8(g) は図6の駆動回路の動作を順次説明するための画素ポテンシャル図である。ここでも互いに隣接する2画素を第1及び第2の画素とするとき、第2の画素のリセット時の第1の画素のドレイン線7の電圧はHIGHレベル電圧に、第2の画素の読み出し時の第1の画素のドレイン線7の電圧はゼロにそれぞれ設定される。また、第1の画素のリセットトランジスタ3のゲートにLOWレベル電圧が与えられた場合の当該ゲート下のポテンシャルは、第1の画素のPD1の電位深さよりも高いプラスの電圧に設定される。したがって、第2の画素のリセットの際に第1の画素の読み出しトランジスタ2にパルスが与えられても、例えば図8(e)に示すように第1の画素におけるFD部からPD1への電荷の逆流が防止される。しかも、図8(f)に示すように第2の画素の読み出し時の第1の画素のドレイン線7の電圧がゼロであるので、第1の画素における検出トランジスタ4のオフ状態を確保でき、信号線6における出力信号の混合を防止できる。なお、リセットトランジスタ3をディプレッション型としてもよい。

# [0022]

図9は、図3及び図6の駆動回路の具体的な構成例を示している。図9において、C1及びC2はキャパシタ、SW1及びSW2はスイッチ、Tr1及びTr2は逆流防止用トランジスタである。図9の構成は、C1、SW1及びTr1からなる第1のAND回路と、C2、SW2及びTr2からなる第2のAND回路と、該両AND回路の出力のワイヤードOR接続とにより構成されたダイナミックロジック回路である。例えば、第1のAND回路が電荷読み出しパルス発生回路22に、第2のAND回路がリセットパルス発生回路23に、ワイヤードOR接続がOR回路24にそれぞれ対応する(図3参照)。この場合、第1のAND回路の2入力φA及びφTがそれぞれ垂直シフトレジスタ12のN段目出力SigNと従来の読み出しパルスとに相当し、第2のAND回路の2入力φX及びφRがそれぞれ垂直シフトレジスタ12の(N+1)段目出力SigNとぞれぞれ垂直シフトレジスタ12の(N+1)と従来のリセットパルスとに相当する。第1のAND回路では、スイッチSW1がキャパシタC1の一端(+側)に第1のパルス信号φAを印加する。このキャパ

シタC1の他端(-側)には、第2のパルス信号 $\phi$ Tが印加される。トランジスタTr1のゲートはキャパシタC1の一端(+側)に、ドレインは当該キャパシタC1の他端(-側)に、ソースはワイヤードOR接続点にそれぞれ結合されている。第2のAND回路も同様の構成を有する。 $\phi$ B及び $\phi$ Yは、それぞれスイッチSW1及びSW2の開閉を制御するための信号である。

## [0023]

図10は、図9の回路中の第1のAND回路の動作を説明するためのタイミングチャート図である。図10によれば、制御信号 $\phi$  BによりスイッチSW1が閉じられた状態で、第1のパルス信号 $\phi$  Aの立ち上がりエッジが到来する。これによりキャパシタC1が充電され、スイッチSW1が開いた後もキャパシタC1は充電電圧(図9に示した極性を有するHIGHレベル電圧)を保持する。この状態で第2のパルス信号 $\phi$  Tが到来すると、この信号のHIGHレベル電圧がキャパシタC1の充電電圧に重畳される結果、トランジスタTェ1がオンし、当該パルス信号 $\phi$  TがワイヤードOR接続点へ抜けていく。この後、第1のパルス信号 $\phi$  Aの立ち下がり後にスイッチSW1が再び閉じられる結果、キャパシタC1が放電されて、元の状態に戻る。

## [0024]

図9中の各AND回路によれば、出力側から入力側への電荷の逆流が防止される。したがって、図2に示した垂直シフトレジスタ12中のキャパシタ18が充電された状態でも、当該垂直シフトレジスタ12の動作に支障が生じることはない。ただし、図9の逆流防止機能を有するダイナミックロジック回路は、本実施形態に係る固体撮像装置に限らず広い応用範囲を有するものである。

## [0025]

図11は、図1の増幅型単位画素15における配線レイアウト例を示している。信号線6とドレイン線7とは、光の洩れ込みを防止すべく、互いに異なる層で交差するように配線されている。具体的には、ドレイン線7とFD配線17とはゲート線16(不図示)より上層の第1層目金属からなり、信号線6はこれより上層の第2層目金属からなる。ここに、FD配線17は第1層目の遮光性金属であり、信号線6は第2層目の遮光性金属である。信号線6の上に更に遮光膜を設

けてもよい。なお、ドレイン線7とゲート線16とを同一の配線層、例えばポリシリコン、ポリサイド、シリサイド等で構成すれば、半導体基板上に積み上げる層を薄くすることができるので、PD1の開口における集光率が改善される。

[0026]

図12は、図1の増幅型単位画素15における他の配線レイアウト例を示している。この例でも、光の洩れ込みを防止すべく、信号線6とドレイン線7とは互いに異なる層で交差するように配線されている。具体的には、信号線6とFD配線17とはゲート線16(不図示)より上層の第1層目金属からなり、ドレイン線7はこれより上層の第2層目金属からなる。ここに、FD配線17は第1層目の遮光性金属であり、ドレイン線7は第2層目の遮光性金属である。ドレイン線7の上に更に遮光膜を設けてもよい。

[0027]

図13は、本発明に係る他の固体撮像装置の構成例を示している。図13の例では、ポリシリコン/アルミ配線40の上に、VDD共通配線(単一のドレイン層)41が形成される。つまり、図1中の横方向のドレイン線7が更に削減されて、各単位画素のドレイン領域の全てが、遮光膜を兼ねる単一のドレイン層41に接続される。具体的に説明すると、信号線とFD配線とはゲート線(不図示)より上層のポリシリコン/アルミ配線40からなり、ドレイン層41はこれより上層の第2層目金属からなる。ここに、FD配線は第1層目の遮光性金属であり、ドレイン層41は第2層目の遮光性金属である。なお、ドレイン層41は、オプティカルブラック部のセル遮光膜をも兼ねるようにするのがよい。ただし、図13の構成は、読み出しとリセットを兼ねたゲート線を有しない固体撮像装置にも適用可能である。

[0028]

なお、上記実施形態はトランジスタがN型MOSの場合を示したが、トランジスタがP型MOSの場合や、CMOSの場合も同様な原理で動作させることで、同様な効果を実現できる。

[0029]

【発明の効果】

以上説明してきたとおり、本発明によれば、固体撮像装置において 2 値パルス を用いながらパルス配線数を削減し、以て開口率を向上させることができる。

【図面の簡単な説明】

【図1】

本発明に係る固体撮像装置における増幅型単位画素の構成例を示す回路図である。

【図2】

垂直シフトレジスタの構成例を示す回路図である。

【図3】

図1の増幅型単位画素を駆動するための駆動回路の構成例を示すブロック図である。

【図4】

図3の駆動回路の動作を説明するためのタイミングチャート図である。

【図5】

 $(a) \sim (g)$  は、図3の駆動回路の動作を順次説明するための画素ポテンシャル図である。

【図6】

図1の増幅型単位画素を駆動するための駆動回路の他の構成例を示すブロック 図である。

【図7】

図6の駆動回路の動作を説明するためのタイミングチャート図である。

【図8】

 $(a) \sim (g)$  は、図 6 の駆動回路の動作を順次説明するための画素ポテンシャル図である。

【図9】

図3及び図6の駆動回路の具体的な構成例を示す回路図である。

【図10】

図9の回路の動作を説明するためのタイミングチャート図である。

【図11】

図1の増幅型単位画素における配線レイアウト例を示す平面図である。

【図12】

図1の増幅型単位画素における他の配線レイアウト例を示す平面図である。

【図13】

本発明に係る他の固体撮像装置の構成例を示す断面図である。

【図14】

従来の固体撮像装置の一例を示すブロック図である。

#### 【符号の説明】

- 1 フォトダイオード (PD) [光電変換領域]
- 2 読み出しトランジスタ
- 3 リセットトランジスタ
- 4 検出トランジスタ
- 6 信号線
- 7 ドレイン線 (VDD) [ドレイン領域]
- 11 タイミング発生回路
- 12 垂直シフトレジスタ
- 13 水平シフトレジスタ
- 14 感光領域
- 15 增幅型単位画素
- 16 読み出しとリセットを兼ねたゲート線
- 17 フローティングディフュージョン (FD) 配線
- 18 キャパシタ
- 20 シフトレジスタN段目
- 21 シフトレジスタ (N+1) 段目
- 22 電荷読み出しパルス発生回路
- 23 リセットパルス発生回路
- 24 OR回路
- 25 VDD横配線電源回路
- 30 第1の電源パルス発生回路


# 特2001-060016

- 31 第2の電源パルス発生回路
- 32 VDD横配線電源OR回路
- 4.0 ポリシリコン/アルミ配線
- 41 VDD共通配線 [単一のドレイン層]
- C1, C2 キャパシタ
- FD フローティングディフュージョン [蓄積領域]
- SW1, SW2 スイッチ
- Tr1, Tr2 逆流防止用トランジスタ


【書類名】

図面


【図1】




[図2]




【図3】







【図5】




【図6】







【図8】




【図9】




【図10】




【図11】




【図12】







【図14】



【書類名】

要約書

【要約】

【課題】 画素にフローティングディフュージョン (FD) 型アンプを内蔵した MOS型センサにおいて、2値パルスを用いながらパルス配線数を削減し、以て 開口率を向上させる。

【解決手段】 第1の画素の読み出しトランジスタ2への読み出しパルスと、これに対して列方向に隣接する第2の画素のリセットトランジスタ3へのリセットパルスとを共通のゲート線16で供給するように構成し、第2の画素のリセット時の第1の画素のドレイン領域(リセットトランジスタ3を介してFD部へパルス電圧を供給するための領域)に接続されたドレイン線7のLOWレベル電圧を、第1の画素のフォトダイオード1の電位深さよりも高いプラスの電圧に設定し、かつ、第1の画素のリセットトランジスタ3のゲートにLOWレベル電圧が与えられた場合の当該ゲート下のポテンシャルを、前記ドレイン線7のLOWレベル電圧よりも高い電圧に設定する。

【選択図】

図 1

# 出願人履歴情報

識別番号

[000005821]

1. 変更年月日

1990年 8月28日

[変更理由]

新規登録

住 所

大阪府門真市大字門真1006番地

氏 名

松下電器産業株式会社